แรงบันดาลใจมันหมดไปนานแล้วครับ เสร็จก็คือเสร็จ เพราะอะไรรู้มั้ย นี่ไง... http://www.audiokit.ro/dac_rd3.html เล่นมีขายทุกอย่าง เอาชื่อผมไปสร้างอีกต่างหาก มีทั้งบาลานซ์เอาต์ มีทั้งรีคล็อกให้เลือกซื้อ DIY ก็จนแต้มกับพวกวิศวะกรมือถึงนี่แหละ
ไปเยื่อนมาแล้วครับ ไปดูตัว top รุ่น RD-3 มา ใช้ clock ตัวเดียวกับที่ผมดองเอาไว้เลย แต่ผมไม่ใช้ (เป็นตัวแบ่งให้พี่ Mr.TUBE ไปลองแต่แกยังไม่ว่างทำ)
ไม่ได้เข้าเวปนี้นานแล้ว แต่ก่อนเห็นทำ clock ขาย ตอนนี้สงสัยเลิกทำไปแล้ว ผมว่า DIY เก่งๆที่เป็นวิศวกรก็มีเยอะไม่จนแต้มหรอกครับ ผมก็เห็นบริษัทคนไทยมีวิศวกรเก่งๆมหาลัยที่มีอาจารย์เก่งๆทำชุดทดลองพวกนี้ขายกันออกจะให้รึ่ม
ของเวปเมืองนอกเวปนี้เขาแค่เอาชิบ CPLD มาไส่กันคนนิสัยเสียอย่างผมจะเอาก็อปปี้
5555 ซึ่งถ้าเก๋าจริงเนี่ยเขาสามารถเอา FPGA มาทำเป็น spdif receiver ได้เลย ไม่จำเป็นต้องใช้ cs8416 มา decode ซึ่งผมเองก็ทำไม่เป็น
แล้วผมมองว่าไม่คุ้มที่จะทำด้วยเนื่องจาก chip สำเร็จทำงานได้ดีกว่าแน่นอน
ผมเองก็ไม่เคยใช้ CPLD เคยใช้แต่ FPGA ซึ่งมันก็ไม่ได้ต่างอะไรกันมากเอามาทำอะไรเล่นก๊อกๆแก๊กๆก็ไม่ได้เชี่ยวชาญอะไร ผมเองก็ยังไม่เคยคิดอยากอยากเอามาใช้ในงาน กับ clock ของ DAC ในงาน audio ซักเท่าไหร่เลย เพราะคิดไปเองว่ากลัวปัญหาเรื่องการ routing ตามใจฉันของตัว complier
เพราะผมก็มีความเข้าใจว่า clock ที่มันออกมาจาก clock osillator มันดีที่สุดที่ได้แล้วแล้ว ถ้าดันทะลึ่งยิ่งเอาไปผ่านวงจร logic ประหลาดอะไรทั้งหลายแหล่ก็ตามก็มีแต่จะโดน degrade เนื่องจากตัวแปรหลายอย่าง อย่างแรกที่เห็นได้ชัดสุดคือ aperture jitter (ดูรูปแนบ) เต็มๆ แล้วทางที่ดีเนี่ยมันควรจะอยู่ไกล้วงจร DAC มากที่สุดด้วย
แล้วจาก block diagram ที่เขาทำ ผมก็เดาสุ่มสี่สุ่มห้าว่า เขาก็เขียนโปรแกรมให้ได้ตามเงื่อนไข เผลอๆรู้วงจรอยู่แล้วก็ลาก block สำเร็จมาต่อๆๆเป็นวงจรขึ้นมาแล้วจับคอมไพรซะเลย ซึ่งหลักๆก็เป็น D-flipflop อะมั้งครับ เอามาทำวงจรหาร ทำ Phase detector ในส่วนของรูปด้านบนแล้วก็เอามาทำ block วงจร reclock&data seperation ซึ่งข้างในผมก็เดาว่าคงใช้มุกแบบมาตรฐานทั่วไป ซึ่งแน่ๆก็มี D-flipflop อีกละครับ (ขอ break นึดนึง ไอ้วงจร phase detector เนี่ยถ้าใช้วงจร flipflop ธรรมดามาทำเหมือนจะง่ายผมก็ไม่แน่ใจว่าเขาได้คิดถึงเรื่องปัญหาของ dead zone มั่งรึเปล่า ไอ้ตรงนี้แต่ก่อนผมก็ไม่รู้หรอกครับเคยถามอาจารย์ แกก็บอกให้ใช้ PLLสำเร็จรูปไปเพราะแก้ปัญหาเรื่องนี้ให้แล้วง่ายกว่า) ต่อไปใช้ clock ที่ออกมาจาก MAX9485 ไปยัดเข้าขา clock ของ D-flipflop
คำถามมีอยู่ว่าความถี่ของ LRCLK กับ clock จาก MAX9485 มันไม่เท่ากัน (ความถี่ของ MAX9485 ที่ออกมาต้องสูงกว่า LRCLK อยู่แล้ว) ผมก็แค่มองว่าโอกาศที่ clock มันจะไป trig ช่วง logic ของ LRCLK เปลี่ยนสถานะ มันมีออกจะถมถืดไปก็น่าจะได้ jitter ออกมาเป็นของแถม
แล้วที่สำคัญ วงจรในรูปนี้ทั้งวงจรไม่รู้จะมีไว้ทำซากอะไรเนื่องจาก สมมุติว่าผมอารมณ์เปลี่ยวๆขึ้นมา ผมไปเปลี่ยนความถี่ LRCLK ซะ สัญญาณ LRCLK ส่วนนึงแบ่งไปวิ่งเข้าขา D-flipflip ของวงจร reclock เปลี่ยน แล้วสัญญาณ LRCLK อีกส่วนนึงที่ทำหน้าที่เป็น clock recference ของวงจร PLL ที่ไปป้อนเข้าวงจร phase detector ก็เปลี่ยน แล้วไงต่อดีละ?? มีอะไรไปบอกวงจร clock recovery มั๊ยว่า "เฮ้ย !!! LRCK เปลี่ยนแล้วนะแก้กลับไปให้กลับไปที่ความถี่เดิมด้วย" ถ้าตาม่ฝาดดูตามวงจรแล้วไม่เห็นมีอะครับ ดังนั้นเนี่ย LRCK ความถี่มันเปลี่ยนไปยังไง ทาง output ของวงจรก็เปลี่ยนไปตามนั้นแถม jitter ให้ด้วย
ก็สรุป ผมไม่รู้ครับผมมั่ว ผมอาจจะเข้าใจผิดทั้งหมดก็ได้ ฟังหูไว้หูลอง
ก็ราคา 169 ยูโรไม่ลงกล่อง ลงกล่องก็ราคา 269 ยูโร ลองซื้อมาลองเล่นดูก็ได้ครับ
